طراحی و پیاده سازی یک alu دیجیتال 32 بیتی با سرعت 1ghz در پروسه 0.18µm cmos

thesis
abstract

با پیشرفت سریع تکنولوژی و تمرکز بر کارهای پیچده علمی ، که نیاز به شبیه سازیهای سنگین و زمان گیر دارد اهمیت پردازنده های سریع در سیستم های کامپیوتری بیش از پیش نمایان می شود. در این میان ضرب کننده های دیجیتال و واحد محاسبات منطقی که به عنوان بخشی از میکروپروسسورها و dsp ها که دارای بحرانی ترین تاخیر است اهمیت ویژه ای دارد چون کارایی کل چیپ مستقیماً با کارایی ضرب کننده داخلیش در ارتباط است. یکی از روشهای افزایش سرعت و کارایی در پردازنده ها استفاده از تکنیک خط لوله است که در سالهای اخیر در بسیاری از کاربردها اعمال می شود. عناصر خط لوله اغلب به صورت موازی و یا در مد زمان قطعه قطعه اجرا می شوند که درآن صورت برای ذخیره سازی بین عناصر به المان های حافظه دار نیاز می باشد. هدف ما طراحی و پیاده سازی یک ضرب کننده ی ?? بیتی با سرعت ? گیگا هرتز در پروسه ی0.18µm cmos باحداقل تعداد سیکل کلاک ممکن بود، تا علاوه بر تاخیر کلی کم، سخت افزار و توان مصرفی کمی داشته باشد. برای این منظور سعی شده با طراحی مدارات جدید در بعضی از قسمت ها، توازن در تاخیر طبقات برقرار شود تا ماکزیمم بهره برداری از تکنیک pipeline صورت گیرد. بطور مثال مدار booth encoder/decoder جدید طوری طراحی شده که حاصلضرب های جزئی در یک سیکل و با تاخیر کوچک (380 ps) تولید شوند. از طرفی با استفاده از یک تکنیک بهینه یافته ی ریاضی و مداری، ردیف اضافی ساختار modified booth بدون استفاده از یک سیکل اضافی و همزمان با تولید partial product ها در سیکل اول، حذف می شود حذف این ردیف علاوه بر کاهش توان مصرفی، سخت افزار و تاخیر کلی، به منظم تر شدن کل ضرب کننده می انجامد. از آنجاییکه روش های قبلی برای حذف این بیت ، تاخیر بسیار زیادتری داشتند عملاً حذف بیت اضافی امکان پذیر نبود. ولی در این ضرب کننده مدارات سیکل اول طوری بهینه شده اند که 16 ردیف پس از تاخیری حدود 380 ps تولید می شوند و به دلیل منظم بودن ساختار ایجاد شده برای جمع عمودی حاصلضرب های جزئی فقط کمپرسور ? به 2 کافیست تا پس از 4 سیکل ورودی های جمع کننده ی نهایی تولید شوند.همچنین جمع کننده ی نهاییِ جدید طوری طراحی شده که برای سرعت های مختلف درساختارهای pipeline شده قابل شکسته شدن بوده و علاوه بر سخت افزار کوچک ، تاخیر کمی دارد. بطوریکه در 3 سیکل جمع 51 بیت در این ضرب کننده تحقق می یابد. مدار cla سریع و همچنین ارائه ی یک مدار تعیین کننده ی رقم نقلی هر بلوک (bcg) از اصلی ترین عللی هستند که سرعت این جمع کننده ی کوچک را قابل مقایسه با جمع کننده های پیچیده و حجیم کرده است در نهایت این ضرب کننده می تواند ? میلیارد نمونه ی ?? بیتی را در هر ثانیه از ورودی ها گرفته و پس از 8 سیکل نتیجه ی ضرب علامت دارشان را تولید کند. نتایج شبیه سازی نشان می دهد باروش pipeline سرعت ضرب کننده به بیش از 6 برابر حالت عادی میرسد، درحالیکه مساحت سخت افزار (1.5mm× 1.87mm) تقریباً ?/? برابر و توان مصرفی آن (543 mw ) می شود.

First 15 pages

Signup for downloading 15 first pages

Already have an account?login

similar resources

طراحی و پیاده سازی یک فرستنده گیرنده با سرعت 16gb/s بر روی 4 کانال در پروسه 0.35um cmos

با پیشرفت روز افزون ادوات نیمه هادی در سالهای اخیر ، نیاز به انتقال سریع داده در اتصال بین دو کامپیوتر یا اتصال کامپیوتر با وسایل جانبی به طور چشمگیری در حال افزایش است . در این نوع کاربردها که به تبادل اطلاعات با سرعت های در حد گیگا بیت در ثانیه نیاز است ، طراحی خطوط انتقال داده با سرعت بالا و هزینه وسطح اشغالی کم ، بسیار مورد توجه می باشد. در این پایان نامه یک فرستنده – گیرنده با سرعت 16gb/s...

15 صفحه اول

طراحی یک مبدل آنالوگ به دیجیتال 10 بیتی با سرعت نمونه برداری 5/62 میلیون نمونه در ثانیه در پروسه m cmos ? 0.35

با توجه به پیشرفت روز افزون سیستم های دیجیتال در همه زمینه های فناوری از جمله مخابرات مدرن و از طرف دیگر ماهیت آنالوگ سیگنالهای موجود در طبیعت نیاز بسیار وسیعی به مبدلهای آنالوگ به دیجیتال و دیجیتال به آنالوگ با مشخصات دینامیک و استاتیک مختلف وجود دارد. از آنجا که مبدلهای آنالوگ به دیجیتال مهمترین گلوگاه در مدارات دیجیتال با ورودی آنالوگ محسوب می شوند از این رو تلاشهای فراوانی برای افزایش سرعت ...

15 صفحه اول

My Resources

Save resource for easier access later

Save to my library Already added to my library

{@ msg_add @}


document type: thesis

وزارت علوم، تحقیقات و فناوری - دانشگاه رازی - دانشکده فنی و مهندسی

Keywords

Hosted on Doprax cloud platform doprax.com

copyright © 2015-2023